PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-013190

(43) Date of publication of application: 15.01.2004

51)Int.CI.

G06F 9/45

21)Application number : 2002-161486

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

22)Date of filing:

03.06.2002

(72)Inventor:

KONDO TAKAHIRO NAKAMURA TAKESHI


TARUKI MAIKO

54) ENVIRONMENT FOR SOFTWARE DEVELOPMENT, SIMULATOR, AND RECORDING MEDIUM

57) Abstract:

'ROBLEM TO BE SOLVED: To provide a technique which eliminates the need for an valuation board, etc., and can perform verification at higher speed than a conventional echnique.

iOLUTION: A source code is described all in a high-level language and includes a library escription part consisting of functions etc. defined in the high-level language and a eneral description part other than the library description part corresponding to an ssembler code of a target processor. Software for the target processor is generated by onverting the library description part into an assembler code by a dedicated translator 03 one to one and compiling the general description part by a compiler 404. A compiler 06 of a simulator compiles the library description part by reference to a library.



EGAL STATUS

)ate of request for examination]

03.06.2005

Date of sending the examiner's decision of rejection]

kind of final disposal of application other than the examiner's ecision of rejection or application converted registration]

)ate of final disposal for application]

'atent number]

)ate of registration]

lumber of appeal against examiner's decision of rejection]

)ate of requesting appeal against examiner's decision of rejection]

)ate of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-13190 (P2004-13190A)

(43) 公開日 平成16年1月15日(2004.1.15)

(51) Int.C1.⁷

F 1

テーマコード (参考)

GO6F 9/45

GO6F 9/44 322E

5B081

審査請求 未請求 請求項の数 17 OL (全 19 頁)

(21) 出願番号

(22) 出願日

特願2002-161486 (P2002-161486)

平成14年6月3日 (2002.6.3)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(74)代理人 100097179

弁理士 平野 一幸

(72) 発明者 近藤 孝宏

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

(72) 発明者 中村 剛

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

(72) 発明者 博木 麻衣子

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

Fターム(参考) 5B081 CC41


(54) 【発明の名称】ソフトウエア開発環境、シミュレータ及び記録媒体

(57)【要約】

【課題】評価ポード等が必要なく、かつ、従来技術より も高速な検証が行える技術を提供する。

【解決手段】ソースコードは、全で高級言語で記述され、ターゲットプロセッサのアセンプラコードに対応して、高級言語で定義された関数等がらなるライプラリ記述部と、ライプラリ記述部以外の汎用記述部とを含む。ターゲットプロセッサ用のソフトウエアを生成するには、ライプラリ記述部を、専用トランスレータ403でアセンプラコードに、一対一に変換し、汎用記述部を、コンパイラ404によりコンパイルする。シミュレータのコンパイラ906は、ライプラリ記述部を、ライプラリを参照してコンパイルする。

【選択図】 図4



【特許請求の範囲】

【請求項1】

高級言語で記述されたソースコードを読み込んで、ターゲットプロセッサ用のアセンプラコードを生成すると共に、このターゲットプロセッサとは異なるホストプロセッサ上で動作するコンパイラを備え、

前記ソースコードは、

ターケットプロセッサのアセンプラコードに対応して、高級言語で定義された関数又は手続きを使用して表現されるライブラリ記述部と、

高級言語で記述され、かつ前記ライプラリ記述部に該当しなり汎用記述部とを含む、ソフトウエア開発環境。

【請求項2】

前記ライプラリ記述部は、専用トランスレータによりターゲットプロセッサ用のアセンプラコードに、一対一に変換され、かつ、前記汎用記述部は、前記コンパイラによりコンパイルされて、ターゲットプロセッサ用のアセンプラコードが生成される、請求項1記載のソフトウエア開発環境。

【請求項3】

ソースコードは、変数の割付に関する情報を含み、かつ前記コンパイラは、この情報を反映した、ターゲットプロセッサ用のアセンプラコードを生成する、請求項 2 記載のソフトウエア開発環境。

【請求項4】

ソースコードにおいて、前記ライプラリ記述部と前記汎用記述部とは、前記コンパイラによりコメントと解釈される情報により区別されている、請求項1から3記載のソフトウエア開発環境。

【請求項5】

ソースコードにおいて、前記ライプラリ記述部は、開始識別子と終了識別子とに挟まれることにより、前記汎用記述部と区別され、これら開始識別子及ひ終了識別子は、いずれも、前記コンパイラによりコメントと解釈される書式で記述されている、請求項1 から4 記載のソフトウエア開発環境。

【請求項6】

変数の割付に関する情報は、前記コンパイラによりコメントと解釈される書式で記述されている、請求項3記載のソフトウエア開発環境。

【請求項7】

ソースコードには、前記ライプラリ記述部で使用される関数又は手続きを定義したライプラリをインクルードするコンパイラ疑似命令が含まれている請求項 1 から 6 記載のソフトウエア開発環境。

【請求項8】

請求項1から7記載のソフトウエア開発環境を実現するプログラムが記録された記録媒体

【請求項9】

高級言語で記述されたソースコードを読み込んで、このソースコードによる、ターゲット 40プロセッサの動作をシミュレートし、かつ、ホストプロセッサ上で動作するオプジェクトコードを生成するコンパイラを備え、

やれ自体ホストプロセッサ上で動作する、シミュレータであって、

前記ソースコードは、

ターゲットプロセッサのアセンプラコードに対応して、高級言語で定義された関数又は手続きを使用して表現されるライブラリ記述部と、

高級言語で記述され、かつ前記ライプラリ記述部に該当しなり汎用記述部とを含み、

前記ライプラリ記述部で使用される関数又は手続きの定義を含むライプラリが、前記コンパイラにより参照可能に用意されており、

前記コンパイラは、前記汎用記述部をコンパイルすると共に、前記ライプラリ記述部を、

10

20

30

このライプラリを参照してコンパイルして、ホストプロセッサ用のアセンプラコードを生成し、

生成されたアセンプラコードを、ホストプロセッサ上で実行可能なオプジェクトコードに 変換する、シミュレータ。

【請求項10】

前記ライプラリ記述部は、変数の割付に関する精報を含み、この精報に基づいて、前記ライプラリ記述部と前記汎用記述部の接続部を生成し、前記オプジェクトコードに付加する、請求項9記載のシミュレータ。

【請求項11】

前記ライプラリには、ターゲットプロセッサの割り込み機能が備えられ、ホストプロセッサ上でのシミュレーション時に、この割り込み機能のオン/オフを制御可能とした、請求項9から10記載のシミュレータ。

【請求項12】

前記ライプラリには、ターゲットプロセッサの実行サイクル数カウント機能が備えられ、ホストプロセッサ上でのシミュレーション時にターゲットプロセッサのサイクル数計測を可能とした、請求項9から11記載のシミュレータ。

【請求項13】

ソースコードにおいて、前記ライプラリ記述部と前記汎用記述部とは、前記コンパイラによりコメントと解釈される情報により区別されている、請求項9から12記載のシミュレータ。

【請求項14】

ソースコードにおいて、前記ライプラリ記述部は、開始識別子と終了識別子とに挟まれることにより、前記汎用記述部と区別され、これら開始識別子及び終了識別子は、 いずれも、前記コンパイラによりコメントと解釈される書式で記述されている、請求項 9 から 1 3 記載のシミュレータ。

【請求項15】

変数の割付に関する情報は、前記コンパイラによりコメントと解釈される書式で記述されている、請求項10記載のシミュレータ。

【請求項16】

ソースコードには、前記ライプラリ記述部で使用される関数又は手続きを定義したライプラリをインクルードするコンパイラ疑似命令が含まれている請求項9から15記載のシミュレータ。

【請求項17】

請求項9から16記載のシミュレータを実現するプログラムが記録された記録媒体。

【発明の詳細な説明】

[00001]

【発明の属する技術分野】

本発明は、ターゲットプロセッサ向け組み込みソフトウエアの開発に適した、ソフトウエア開発環境及ひやの関連技術に関するものである。

[0002]

【従来の技術】

ターゲットプロセッサ向け組み込みソフトウエアを開発する際、一般に、ターゲットプロセッサとは互換性のない、ホストプロセッサ上で動作するソフトウエア開発環境が用いられる。

[0003]

ここで、本明細書において、「ホストプロセッサ」とは、このソフトウエア開発環境を動作させ、開発と、開発の結果物であるソフトウエアの検証とに、使用するプロセッサをいう。

[0004]

また、「ターゲットプロセッサ」とは、ホストプロセッサとは異なるプロセッサであり、

40

10

20

30

10

20

30

40

50

この開発の結果物であるソフトウエアを実行するプロセッサをいう。

[0005]

せして、ホストプロセッサとターゲットプロセッサとは、ソフトウエア互換性がなり。また、このような、結果物としてのソフトウエアは、専らターゲットプロセッサ上でのみ正常に動作し、ホストプロセッサ上では正常に動作しなり。

[0006]

また、本明細書にいう「シミュレータ」が生成するソフトウエアは、上記結果物であるソフトウエアを模したソフトウエアであるが、ターゲットプロセッサ上で動作するものではなく、ホストプロセッサ上で動作するものである。

[0007]

このように、ホストプロセッサのソフトウエア開発環境を用いて、ホストプロセッサとは異なるターゲットプロセッサ向けのソフトウエアを開発する場合、次に述べるような問題点がある。

[0008]

ここで近年、このようなソフトウエアを開発する場合であっても、ソフトウエアが大規模になるに伴い、アセンプラ言語主体による開発から、C/C++等の高級言語による開発へ、シフトしている。

[0009]

これは、高級言語を用いたソフトウエア開発を行えば、データの保持、転送、演算等の処理を、ターケットプロセッサのアセンプラレベルの命令やレジスタ、メモリ等のリソースに依存しない形式で記述でき、可読性、汎用性、開発効率に優れているためである。

[0010]

ここで特に、組み込み向けソフトウエア等では、システムのパフォーマンスを最大限引き出すため、プロセッサの能力を極限まで高める、最適化が求められる。

[0011]

しかしながら、高級言語によるソフトウエア開発では、コンパイラ性能の問題から高級言語からアセンプラコードに変換する際に、冗長なコードが生成され、ソフトウエアのコードサイズや実行速度に影響を及ぼす場合がある。

[0012]

やこで現在でも、信号処理などの処理負荷が大きい部分に関しては、高級言語による開発 に加え、ターゲットプロセッサのアセンプラ言語による開発が行われている。

[0013]

そのためソフトウエア開発者は、図11(α)のソースコード例1101が示すように、多くのコンパイラがサポートしている、高級言語とアセンプラ言語の混在記述仕様。αSm文 等を用いたり、図11(b)に示すように、高級言語によるソースコード例1102の他に、同図のアセンプラ例1103に示すように、プログラムの一部(例えばーつの関数)を、アセンプラのみで記述する開発方法をとっている。

[0014]

やして、このように記述されたソースコードを、コンパイラを用いてアセンプラコードに翻訳する。このとき、"のSM文"等やアセンプラで記述された部分についても、コンパイラに解釈され、コンパイラは、アセンプラで記述された部分については、アセンプラコードをそのまま出力する。

[0015]

やして、アセンプラコードをターゲットプロセッサ上で実行可能なオプジェクトコードに 変換する。上述したように、このオプジェクトコードは、ターゲットプロセッサ上でのみ 動作し、ホストプロセッサ上では動作しない。

[0016]

また、ソフトウエアの開発を進めるには、結果物であるソフトウエアが、要求されている 仕様を満たすが否が、検証を行う必要がある。ここで、ホストプロセッサ上で、結果物で あるソフトウエア(ターゲットプロセッサ用のソフトウエアやのもの)を動作させること ができれば、話は簡単であるが、上述のように、これはできなり。したがって、その他の 検証法によらざるを得なり。

[0017]

従来技術において、この検証を行うには、(検証法1)ターゲットプロセッサ上で実際に実行させる、または、(検証法2)ホストプロセッサ上で動作するシミュレータにより、ターゲットプロセッサの動作をシミュレートする、という手法が、主にとられる。

[0018]

【発明が解決しようとする課題】

ここで、(検証法1)により、結果物であるソフトウエアを、ターグットプロセッサ上で実行させようとするには、ターグットプロセッサ等を物理的に実装した評価ポード等を、ソフトウエア開発者の数だけ用意する必要があり、コスト的に課題がある。また、このような評価ポード等を入手できないときには、この検証法では、全く検証を行えない。

[0019]

また、(検証法 2)により、ホストプロセッサ上で動作するシミュレータを用いると、シミュレーション速度が遅い、という課題がある。

[0020]

これは、従来のこの種のシミュレータは、インタープリタ型のものしかなく、このシミュレータは、実行するソフトウエアをメモリ内に格納し、実行時に、1命令ずつメモリから読み出し、その命令を解読し、実行するという、プロセスを経るからである。

[0021]

やこで本発明は、評価ホード等が必要なく、かつ、従来技術よりも高速な検証が行える技術を提供することを目的とする。

[0022]

より具体的には、本発明は、この目的に合致し、ターゲットプロセッサ用のアセンプラコードを生成する、ソフトウエア開発環境を提供する。また本発明は、この目的に合致し、ホストプロセッサ上で動作するオプジェクトコードを生成する、コンパイラ型のシミュレータを提供する。

[0023]

【課題を解決するための手段】

第1の発明に係るソフトウエア開発環境は、高級言語で記述されたソースコードを読み込んで、ターゲットプロセッサ用のアセンプラコードを生成すると共に、このターゲットプロセッサとは異なるホストプロセッサ上で動作するコンパイラを備え、ソースコードは、ターゲットプロセッサのアセンプラコードに対応して、高級言語で定義された関数又は手続きを使用して表現されるライプラリ記述部と、高級言語で記述され、かつライプラリ記述部に該当しない汎用記述部とを含む。

[0024]

この構成により、ソフトウエア開発環境と、シミュレータとに、共通のソースコードを適用できる。また、ソースコードが全て高級言語で記述されるため、移植性や可読性に優れた、開発を行える。

[0025]

第2の発明に係るソフトウエア開発環境では、ライブラリ記述部は、専用トランスレータによりターケットプロセッサ用のアセンプラコードに、一対一に変換され、かっ、汎用記述部は、コンパイラによりコンパイルされて、ターケットプロセッサ用のアセンプラコードが生成される。

[0026]

この構成により、ライブラリ記述部における、アセンブラレベルでのコード最適化を、生成するアセンブラコードに、そのまま反映できる。

[0027]

第3の本発明に係るソフトウエア開発環境では、ソースコードは、変数の割付に関する情報を含み、かつコンパイラは、この情報を反映した、ターゲットプロセッサ用のアセンプ

20

10

30

40

ラコードを生成する.

[0028]

この構成により、変数の割付に関する指定を、アセンプラコードに反映できる。

[0029]

第4の発明に係るソフトウエア開発環境では、ソースコードにおいて、ライプラリ記述部 と汎用記述部とは、コンパイラによりコメントと解釈される情報により区別されている。

[0030]

この構成において、ライプラリ記述部は、コンパイラによりコメントと解釈される情報により、汎用記述部と区別されているため、この区別のための情報は、コンパイラにより無視され、コンパイラ型のシミュレータによるシミュレーション時と、ソースコードを共通にしても、不都合を生じない。

10

[0031]

第5の発明に係るソフトウエア開発環境では、ソースコードにおいて、ライプラリ記述部は、開始識別子と終了識別子とに挟まれることにより、汎用記述部と区別され、これら開始識別子及び終了識別子は、いずれも、コンパイラによりコメントと解釈される書式で記述されている。

[0032]

この構成において、ライブラリ記述部は、開始識別子と終了識別子とに挟まれているため、ライブラリ記述部と、汎用記述部とを、明確に区別できる。

[0033]

20

第6の発明に係るソフトウエア開発環境では、変数の割付に関する情報は、コンパイラによりコメントと解釈される書式で記述されている。

[0034]

この構成において、変数の割付に関する情報が、コンパイラによりコメントと解釈される書式で記述されているため、この記述は、コンパイラにより無視され、コンパイラ型のシミュレータによるシミュレーション時と、ソースコードを共通にしても、不都合を生じない。

[0035]

第7の発明に係るソフトウエア開発環境では、ソースコードには、ライプラリ記述部で使用される関数又は手続きを定義したライプラリをインクルードするコンパイラ疑似命令が含まれている。

30

[0036]

この構成により、シミュレーション時のソースコードと、完全なコード共通性を確保できる。なお、ソースコードに、このコンパイラ疑似命令を含めても、コンパイラの処理上、不都合を生じない。

[0037]

第8の発明に係るシミュレータは、高級言語で記述されたソースコードを読み込んで、このソースコードによる、ターケットプロセッサの動作をシミュレートし、かつ、自体ホホストプロセッサ上で動作するオプジェクトコードを生成するコンパイラを備え、それ自体セッサーで動作する、シミュレータであり、ソースコードは、ターケットプロセッサーで動作する。シミュレータであり、ソースコードは、ターゲットプロセッサのアセンプラコードに対応して、高級言語で定義された関数又は手続きを使用しないプラリに述部と、高級言語で記述され、かつライプラリ記述部に該当しないプラリに述部を含み、ライプラリ記述部で使用される関数又は手続きの定義を含むライプラリが、コンパイラにより参照のアセンプラコードを生成し、生成されたアセンプラコードを、ホストプロセッサ用のアセンプラコードを生成し、生成されたアセンプラコードを、ホストプロセッサトで実行可能なオプジェクトコードに変換する。

[0038]

この構成により、コンパイラ型のシミュレータを実現できる。しかも、このソースコードは、ソフトウエア開発環境に用いるものと、共通のものを利用できる。コンパイラ型のシ

50

ミュレータであるから、従来のインタープリタ型のシミュレータに比べ、遙かに高速なオプジェクトコードが得られ、効果的な検証を行える。

[0039]

第9の発明に係るシミュレータでは、ライブラリ記述部は、変数の割付に関する情報を含み、この情報に基づいて、ライブラリ記述部と汎用記述部の接続部を生成し、オプジェクトコードに付加する。

[0040]

この構成により、変数の整合性を確保したオプジェクトコードを、生成できる。

[0041]

第10の発明に係るシミュレータでは、ライプラリには、ターゲットプロセッサの割り込み機能が備えられ、ホストプロセッサ上でのシミュレーション時に、この割り込み機能のオン/オフを制御可能とした。

[0042]

この構成により、割り込み機能が必要な場合は当該機能を使用したシミュレーションを行い、割り込み機能が不要なシミュレーションの場合は高速なシミュレーションを行える。 【0043】

第11の発明に係るシミュレータでは、ライブラリには、ターケットプロセッサの実行サイクル数カウント機能が備えられ、ホストプロセッサ上でのシミュレーション時にターケットプロセッサのサイクル数計測を可能とした。

[0044]

この構成により、シミュレーション実行時のターゲットプロセッサのアセンプラ命令の実行サイクル数を参照できる。

[0045]

【発明の実施の形態】

以下、図面を参照しながら、本発明の実施の形態を説明する。なお以下、高級言語として、C言語を取り上げるが、PのScの1等他の高級言語を適用することもできる。

(実施の形態1)

以下、本発明の実施の形態1について、図1~図4を参照しながら説明する。本形態は、 ソフトウエア開発環境に関する。

[0046]

図1(a)は、本発明の実施の形態1で取り上げるターゲットプロセッサのプロック図である。

[0047]

図1(の)に示すように、本ターケットプロセッサは、リソースとして4本の16ピットレジスタト0、ト1、ト2、ト3を持ち、演算器として、2つの符号付16ピットデータを入力し、その加算/減算結果である符号付16ピットデータを出力する、加減算器101を備える。

[0048]

ここで、加減算器101は、演算結果が、符号付16ピットの最大値(0×7FFF)よりも大きい値になった場合は、演算結果を符号付16ピットの最大値(0×7FFF)とし、演算結果が、符号付16ピットの最小値(0×8000)よりも小さい値になった場合は、符号付16ピットの最小値(0×8000)にクリップする、MAXMIN機能を、装備しているものとする。

[0049]

なお、本形態では、ターゲットプロセッサとして、DSPを想定しているため、ターゲットプロセッサは、DSPではあたりまえのMAXMIN機能を、持つことを前提としているが、本発明が予定するターゲットプロセッサとしては、MAXMIN機能を有するものに限定されない。

[0050]

さて、加減算器101と、4本のレジスタト0~ト3とは、パス102、103、104

20

30

40

10

30

40

50

により接続され、4本のレジスタト0~ト3のうちの2本は、加減算器101への入力レジスタとして使用され、1本は、加減算器101からの結果を格納する出力レジスタとして使用される。なお、入力レジスタ及び出力レジスタとして、どのレジスタを使用するかは、後述するアセンプラ命令により指定される。

[0051]

図1(b)は、同ターゲットプロセッサ上で実行可能なアセンプラレベルの命令及ひその機能を示す説明図である。

[0052]

図1(b)に示すように、本ターゲットプロセッサは、3つのアセンブラ命令、"MOV命令"、"のdd命令"、"Sub命令"に対応している。勿論、対応する命令を適宜変更しても、本発明に包含される。

[0053]

ここで、これら各命令の記述形式及び機能について説明する。まず、転送を行う、"MOV命令"は"MOV Src, dSt"と記述する。ここで、"Src"及び"dSt"は、4本のレジスタr0~r3から選択する。例えば"MOV r0, r1"といった具合である。この命令によって、レジスタr0に格納されているデータが、レジスタr1に転送される。

[0054]

次に、加算を行う、" のdd命令" は" のdd Src. dSt" と記述する。ここで、" Src" 及ひ" dSt" は、" mov命令" と同様である。例えば、" のdd ro. 20 r 1" という命令では、レジスタア 0、 r 1 に格納されたデータが、加算され、結果がレジスタア 1 に格納される。

[0055]

[0056]

図2は、図1のターゲットプロセッサに対応するライプラリをC言語で記述した例示図である。本例では、このライプラリは、" lib.k" というファイル名を持つ1つのファイルからなるが、複数のファイルに分けてライプラリを記述することもできる。

[0057]

[0058]

まず、ターゲットプロセッサのレジスタ(トロ〜ト3)は、16ピットであるため、ライプラリにおいて、これらのレジスタに対応する、変数(トロ〜ト3)は、16ピットデータ型"SLOFt"で宣言する。また、ライブラリにおいて、それ以外の演算精度等も、ターゲットプロセッサと合致するように記述する。

[0059]

またここで、各アセンプラ命令(mov命令、add命令、Sub命令)と、ライプラリにおいて、これらの命令に対応するC言語の関数(mov関数、add関数、Sub関数)とは、一対一に対応している。なお、引数の内容及び順序も、一致させておくことが望ましい。

[0060]

せして、これらC言語の関数は、引数に演算に使用するレジスタ(変数と0~と3)を指定して呼び出され、指定されたレジスタに格納されたデータに対して各種演算を行い、結

. .

果を変数にセットして戻る構成となっている。

[0061]

ターゲットプロセッサにおいて、レジスタ間のデータ転送命令であるmov命令機能を実現するmov関数は、第1の引数で渡された転送元のレジスタ値(変数Src値)を第2の引数で渡されたレジスタ(変数 * d S t) へ転送する。

[0062]

また、加算命令であるのdd命令機能を実現するのdd関数は、第1及び第2の引数で渡された入力レジスタ値(変数SFc、*dS七値)に対し加算処理並びにMAXMIN処理を実行し、結果を第2の引数で渡されたレジスタ(変数*dS七)に格納する。

[0063]

減算命令であるSub命令機能を実現するSub関数も、同様である。

[0064]

なお、C言語の仕様上、戻り値のない(Void型)の処理も、"手続き"とは呼ばず、 "関数"と呼ぶ習慣があるため、図2のライプラリは、変数と関数の定義がらなる。

[0065]

しかしながら、他の高級言語、例えばPのScの一では、戻り値のない手続き(P Y O c e d u Y e)と、戻り値を持つ関数(f u n c t i o n)とを、厳格に区別している。また、本明細書にいう高級言語には、C言語以外の高級言語、例えばPのScの一等も、含めている。したがって、本明細書にいうライブラリでは、アセンブラコードに対応する処理は、一般に、"関数又は手続きにより高級言語で定義されている"ということになる。

[0066]

図3は、本発明の実施の形態1におけるソースコードの例示図である。以下、ソースコードにおいて、ターゲットプロセッサのアセンプラコードに対応して、高級言語で定義された、関数又は手続きで表現される部分を「ライプラリ記述部」といい、ライプラリ記述部 以外の部分を「汎用記述部」という。

[0067]

図 3 に示すように、このソースコード 3 0 1 では、まず先頭で、ライプラリファイル(゛lib.k゛)が、インクルードされる。

[0068]

また、ライプラリ記述部では、このライプラリにおいて定義された、変数や関数を用いて 30、プログラムが記述される。

[0069]

図3において、"/* $-1ib_s$ Start */"は、ライプラリ記述部の開始識別子であり、"/* $-1ib_s$ end */"は、ライプラリ記述部の終了識別子である。

[0070]

このように、本形態では、ライブラリ記述部は、開始識別子と終了識別子とで挟まれることにより、汎用記述部と、明確に区別される。

[0071]

しかも、これら開始識別子及び終了識別子は、いずれもC言語のコンパイラにより、コメントと解釈される書式となっている。さらに、ライプラリ記述部には、"asm文"等の 40 標記は、行われていない。

[0072]

よって、このソースコード301を、C言語のコンパイラに通すと、汎用記述部だけでなく、ライプラリ記述部についても、コンパイラは、C言語やのもの(のSm文等は除く)で記述されていると解釈する。

[0073]

より具体的には、コンパイラが、"mov(r2.&r3);"という行を処理するとき、これをC言語の関数として処理し、文頭でインクルードされている、ライプラリファイル"lib. L"にある、mov関数の定義を、この行に、あてはめる。

[0074]

50

10

同様に、ソースコード301の全部を、そのままコンパイラに通せば、コンパイラは、mov、Sub、add等についても、そういう識別子を持つC言語の関数として解釈するから、ソースコード301の全部を、何ら問題なく、コンパイル処理できる。

[0075]

しかしながら、このような取り扱いは、後述する実施の形態2における、コンパイラ型のシミュレータに係るものであり、実施の形態1における、ソフトウエア開発環境では、ライプラリ記述部を、コンパイラに通さないように、後に詳述する前処理を行う。

[0076]

また、"/* Pragma(c: r2) */"や"/* Pragma(d: r3) */"は、後述するコンパイラにおいて、変数とを、ターゲットプロセッサのレジスタ r2に割り付け、変数dを、レジスタr3に割り付けるように、指定するキーワードである。

10

[0077]

図4は、本発明の実施の形態1におけるソフトウエア開発環境の機能プロック図である。【0078】

図4において、前処理部401は、コンパイラ404等の処理に先立ち、ソースコード 301 を、 11 /

[0079]

20

やして、前処理部401は、ソースコード301の文頭がら順に、汎用記述部については、コンパイラ404に渡して、アセンプラコードを生成させ、ライプラリ記述部については、専用トランスレータ403へ渡し、コンパイラ404を経由せずに、アセンプラコードを生成させる。これにより、アセンプラコードリスト402が、生成される。

[0080]

また、専用トランスレータ403は、"mov(r2、&r3):"等のソースコードを、ターゲットプロセッサ用のアセンプラコードに、一対一に変換("mov(r2、r3)関数"1"mov r2、r3命令"、"sub(r3、r0)関数"1"sub r3、r0命令"等)する。

[0081]

30

ここで、" /* Pragma (c:r2) */"や" /* Pragma (d:r3) */" 等による、レジスタ割付の指示も、アセンプラコードに反映される。

[0082]

専用トランスレータ403の機能は、テキストペースの単純な置換テープルを用いれば、容易に実現できる。

[0083]

また、ソースコード301の文頭で、" ー i b . b " をインクルードする、コンパイラ疑似命令が記述されているが、ライブラリ記述部をコンパイラ404に渡さないようにしても、このライブラリにおける関数の定義のあてはめが、なされないだけであって、コンパイラ404の処理上、何ら問題ない。

40

[0084]

また、このようにすることによって、後述するシミュレータにおいて、ソースコード30 1七のものを、何ら変更を加えることなく、処理できる。

[0085]

なお、ライプラリ記述部の切り分けキーワードや変数のレジスタ割り付け指定形式は、図示した例に限定されない。例えば、「ノ*」しも一×一ツ */ 等により、×行目から×行目までが、ライプラリ記述部である旨、指示することもできる。また、コンパイラが、対応できるのであれば、ライプラリ記述部の切り分けキーワードや変数のレジスタ割り付け指定形式を、コメントの形式でない形式で記述しても良い。

[0086]

またコンパイラ404による、C言語からアセンプラコードへの変換方法や、変数のレジスタ割り付け以外の詳細については、本発明の主旨とは関係無いことから説明を省略する。なお、本形態は、ソースコードに汎用記述部が含まれず、ソースコードの全てが、ライプラリ記述部から構成される場合にも、対応できる。

[0087]

以上のように、本形態のソフトウエア開発環境によれば、ライプラリを用いて開発したソフトウエアを翻訳しアセンプラコードを生成する際に、ライプラリ記述部は、専用トランスレータ403で、対応するアセンプラ命令に一対一変換し、汎用記述部は、コンパイラ404により、C言語で記述された処理を実現するアセンプラコードに変換することにより、ライプラリを用いたアセンプラレベルでのコード最適化を、生成するアセンプラコードに、そのまま反映できる。

[0088]

勿論、図4に示した、ソフトウエア開発環境に、アセンプラコードをオプジェクトコード に変換する機能を追加しても、差し支えない。

[0089]

(実施の形態2)

本形態は、ターゲットプロセッサ用のソースコード(実施の形態1のソースコード301と同じ)を読み込んで、ホストプロセッサ上で動作するオプジェクトコードを生成する、シミュレータに係る。なお、実施の形態1における説明と、重複する部分については、繰り返しを避けるため、説明を省略する。

[0090]

図5は、本発明の実施の形態2におけるシミュレータの機能プロック図である。図5において、コンパイラ906は、ホストプロセッサ向けのご言語コンパイラであり、オプジェクトコード変換部503は、コンパイラ906が生成したアセンプラコード502を、オプジェクトコード504へ変換する。

[0091]

これらコンパイラ906、オプジェクトコード変換部503は、特殊なものである必要はなく、単に、ホストプロセッサ向けのものであればよい。

[0092]

但し、ソースコード 3 0 1 と、ライプラリ 2 0 1 (" l i b . h")は、実施の形態 1 の 30 説明で述べた内容になっていなければならない。

[0093]

なおこのとき、ソースコード301において、" /* ー i b _ s せんとせ * / " や" /* Pragma(c: r2) * / " 等の表記を省略することもできるが、シミュレータと、ソフトウエア開発環境とにおいて、同一のソースコードを用いることが望ましいので、省略しない方がよい。

[0094]

また、ここでは、ソースコード301の文頭の、" 1ib. ん" をインクルードするコンパイラ疑似命令は、省略できない。なせなら、これを外すと、コンパイラが、ライブラリ201を参照できなくなるからである。

[0095]

このように、本形態によれば、コンパイラ型のシミュレータを実現でき、ホストプロセッサだけで、ターゲットプロセッサ用のソフトウエアの、シミュレーションができる。

[0096]

しかも、このシミュレータが生成し、ホストプロセッサ上で動作するソフトウエアは、インタープリタ型のされよりも、遙かに高速であり、実際のターゲットプロセッサ用のソフトウエアの実行速度に近い、実行速度が得られるため、より効果的な検証を行える。

[0097]

また、ターグットプロセッサのアセンプラレベルでの命令コード機能を、C言語等の高級 言語で実現するライプラリを用意することで、アセンプラレベルでのコード最適化(コー

10

20

50

ドサイズ削減や実行時間の高速化等)を含めたソフトウエアを、全てC言語等の高級言語で開発できる。

[0098]

これは、従来アセンプラ言語を用いて開発されたソフトウエアを他のプロセッサへ移植する場合、アセンプラ言語で記述された部分を移植先のプロセッサ向けに修正する必要があったのに対し、Cコンパイラに対応したプロセッサであれば、そのまま何の修正も無しに移植が可能であり、ソフトウエアの汎用性を高めるものである。

[0099]

(実施の形態3)

以下、実施の形態3について、図5~図10を参照しながら説明する。実施の形態3では、割り込み及び実行サイクル数への対応を、追加する。

[0100]

図6は、本発明の実施の形態3におけるシミュレータの機能プロック図である。

[0101]

このシミュレータを概説する。ライプラリ501は、ターゲットプロセッサのアセンプラレペルの命令コードの機能をC言語で定義した、関数群を含む。

[0102]

また、ターゲットプロセッサ向けソースコード 3 0 1 は、このライブラリ 5 0 1 において定義された関数等を用いて記述したライブラリ記述部と、それ以外の汎用記述部とを含む

20

[0103]

また、アセンプラコード変換部507は、C言語のコンパイラを備え、このコンパイラで、ライプラリ記述部及び汎用記述部を、コンパイルし、ホストプロセッサ上で動作するアセンプラコード503を生成する。

[0104]

さらに、オプジェクトコード変換部509は、生成されたアセンプラコード508を、オプジェクトコードに変換し、ホストプロセッサ上で実行可能なオプジェクトコード(a.out*)504が生成され、このコード504が、ホストプロセッサ上で実行される。

[0105].

以下、図7を用いて、本形態で取り上けるターグットプロセッサの構成を、具体的に説明する。図7は、本発明の実施の形態3で取り上けるターグットプロセッサのプロック図である。

30

[0106]

このターグットプロセッサは、基本的に、実施の形態1に係る図1(丸)に示した構成と同様の構成を持つが、16ピットレジスタi トが追加されている点が異なる。

[0107]

このレジスタirの値は、通常「0」であるが、加減算器601で演算結果が符号付16ビットデータの最大値(0×7FFF)よりも大きい値になった場合又は符号付16ビットデータの最小値(0×8000)よりも小さい値になった場合に「1」にセットされる

40

[0108]

やして、レジスタiとが「1」にセットされると、実行中のプログラムに割り込みが発生して、レジスタiとは「0」にリセットされる。

[0109]

割り込み発生後のシーケンスとしては、割り込み処理関数(本形態では、関数名をirs
()とする)に制御を移す。

[0110]

やして、割り込み処理関数の処理が終了すると、元のプログラムに復帰し処理を続行する

[0111]

ここで、割り込み発生時のターゲットプロセッサのハードウエア的なシーケンスの詳細に ついては、本発明の主旨とは関係無いことから説明を省略する。

[0112]

図8は、図6のライプラリ全文をC言語で記述した例示図である。

[0113]

このライプラリは、基本的に、実施の形態1のもの(図2)と同様であるが、ターゲット プロセッサが備える割り込み機能並びにソフトウエアの実行サイクル数カウント機能が追 加されている点が異なる。また、このライプラリファイルの名前は、゛lib.h゛であ **7**.

[0114]

10

20

30

50

このライプラリは、割り込み機能に関し、16ピットレジスタir機能を実現する変数i アの定義("Short ir=0;"の部分)と、各アセンプラ命令(mov命令、α dd命令、Sub命令)の機能を実現する関数群(mov関数、add関数、Sub関数)とを備える。

[0115]

また、これらの関数は、その先頭に、変数したの値がりではなかったら変数したの値をり にリセットし、割り込み処理関数(irs())を呼ぶ機能("if(ir){ } "の 部分)を備える。

[0116]

また、add関数及ひSub関数は、演算結果が符号付16ピットの最大値(0×7FF F)より大きり場合又は符号付16ピットの最小値(0×8000)より小さり場合に、 変数したに1をセットする機能("した=1;"の部分)を備える。

[0117]

ここで、ライブラリ内における上記割り込み機能に関する処理を実行するかどうかは、当 該処理を条件付コンパイラ疑似命令"#ifdef $_{-}$ IR"及び"#endif"で指 定しており、後述するコンパイル時に選択可能である。

[0118]

また、このライプラリは、ソフトウエアの実行サイクル数カウント機能に関し、サイクル 数カウント用の変数とOuntの定義(初期値は0)("int count=0; "の 部分)を備える。また、各関数(MOV関数、のむむ関数、Sub関数)は、変数cOu ntをインクリメントする機能("count+=1:"の部分、ここで変数count をインクリメントしている値(1)は各関数が機能を実現するアセンプラ命令(mov命 令、add命令、Sub命令)をターゲットプロセッサ上で実行した場合の処理サイクル 数である)を備える。

[0119]

図9は、図6のアセンプラコード変換部の内部を示す詳細図である。図9に示すように、 アセンプラコード変換部507は、まずデータ接続用コード生成部905を用いて、接続 コード挿入済みソースコード908を生成する。

[0120]

本形態における、接続コード挿入済みソースコード908は、ソースコード301に対し 40 、ソースコード301のライプラリ記述部と汎用記述部の間に、接続コード() 2 = c: と3=d:等)を、挿入したものである。

[0121]

ここで、ソースコード301において、ライブラリ記述部では、ライブラリ501で定義 されている変数(とり~と3)が使用され、汎用記述部では、通常の変数(丸~丸)が使 用されている。

[0122]

実施の形態1において、このコード908を、ターゲットプロセッサ向けに翻訳する際、 変数(と0~と3)は、専用トランスレータにより、対応するレプスタ(と0~と3)に 割り付けられ、また変数(の~む)もコンパイラによりレジスタ(70~73)のりずれ かに自動的に割り付けられる。

[0123]

このとき、実施の形態1において、ライプラリ記述部で使用しているレジスタと汎用記述部で使用している変数(a ~ d)の対応付け(とのレジスタにどの変数の値が格納されるが)を意識し、変数(a ~ d)を、とのレジスタに割り付けるかを指定しておけば、アセンプラコードにおけるレジスタ間でのデータの整合性がとられ、意図した処理が実行できる。

[0124]

しかしながら、実施の形態2では、ソースコード301ではなく、接続コード挿入済みソースコード908を、コンパイラを用いて翻訳する。

10

[0125]

以下、データ接続用コード生成部905により、ソースコード301に接続コードを挿入する点について、説明する。ここで、実施の形態3におけるシミュレータで、ソースコード301を、そのままコンパイラ906でコンパイルすると、ライブラリ記述部で使用している変数(な~d)とが、全く別の変数として扱われてしまい、データの整合性がとれないことになる。

[0126]

せこで、実施の形態3では、データ接続用コード生成部905において、ライブラリ記述部における変数(アロ〜ア3)と、汎用記述部における変数(の〜d)との対応付け精報を基に、ソースコード301にライブラリ記述部と汎用記述部間の接続コード(ア2= c: ア3=d: 等)を挿入し、接続コード挿入済みソースコード908を生成し、このソースコード908を、コンパイラ906でコンパイルすることとしている。

20

[0127]

以下、データ接続用コード生成部905の動作を具体的に説明する。図10は、本発明の 実施の形態3におけるデータ接続用コード生成部のフローチャートである。

[0128]

まず、データ接続用コード生成部905は、ステップ1001において、ライブラリを用いたソースコード301からライブラリ記述部における変数(ト0~ト3)と汎用記述部における変数(α~d)の対応付け精報を取得する。

[0129]

30

図 6 に示すソースコード 3 0 1 では、この変数対応付け精報は、"/* Pra 9 ma(c:r2) */"、"/* Pra 9 ma(d:r3) */" として与えられている

[0130]

ステップ1001では、ソースコード内を"Pragma"というキーワードより検索し、このキーワードの後の"()"内の": "で区切られたパラメータを、変数対応付け情報とする。

[0131]

ここでは、変数 c と変数 r 2、変数 d と変数 r 3 が対応付けられているものとする。なお、変数 対応付け精報の与え方は、図示した例に限定されない。

40

[0132]

次に、ステップ1002において、テータ接続用コード生成部905は、ライプラリを用いたソースコード301におけるライプラリ記述部の場所を解析する。

[0133]

図6に示すソースコード301に対し、データ接続用コード生成部905は、"/* | ib_start */"という開始識別子の位置を、ライブラリ記述部のスタートポイントとして認識し、"/* | ib_end */"という終了識別子の位置を、ライブラリ記述部のエンドポイントと認識する。

[0134]

、 即ち、ステップ1002では、テータ接続用コード生成部905は、ソースコード301

内を"lib_Start"、"lib_end"というキーワードで検索し、ライプラリ記述部の場所(スタートポイントとエンドポイント)を解析する。

[0135]

次に、ステップ1003において、データ接続用コード生成部905は、ステップ100 2で特定した、ライブラリ記述部のスタートポイントに、ステップ1001で取得した変 数対応付け情報に基づいて、接続コードを挿入する。

[0136]

挿入される接続コードは、変数対応付け精報で指定されたライブラリ記述部における変数(トロ〜ト3)に、汎用記述部における変数(α〜d)のデータを転送するコードである。図9の例では、変数 c と変数 r 2、変数 d と変数 r 3 が対応付けられており、"r 2 = c:"、"r 3 = d:"が挿入される。

[0137]

次に、ステップ1004において、データ接続用コード生成部905は、ステップ100 2で特定した、ライプラリ記述部のエンドポイントに、ステップ1001で取得した変数 対応付け精報に基づいて、接続コードを挿入する。

[0138]

挿入される接続コードは、変数対応付け情報で指定された汎用記述部における変数(a ~ d)に、ライブラリ記述部における変数(r 0 ~ r 3)のデータを転送するコードである。図9の例では、"c=r2;"、"d=r3;"が挿入される。

[0139]

以上のようにして、データ接続用コード生成部905は、ソースコード301に対し、上記接続コードを挿入し、接続コード挿入済みソースコード908を生成する。

[0140]

次に、コンパイラ906は、ライプラリ501及びソースコード908を翻訳し、ホストプロセッサのアセンプラコード903を生成し、これを、オプジェクトコード変換部509が、実行可能なオプジェクトコード904に変換する。

[0141]

本発明が予定するコンパイラは、特殊なものである必要はなく、ホストプロセッサに対応した汎用のコンパイラで十分である。例えば、パソコンやワークステーション向けのFFee Software FoundationのCコンパイラGCC等を用いることができる。

[0142]

ここで、Cコンパイラ(GCC)を用いてソースコードを翻訳し、アセンプラコードを生成する際に、オプションとして"ーDLIR"を指定すれば、上記割り込み機能を組み込むことができ、また指定しなければ当該機能を外すことが可能である。

[0143]

最後に、図6に示すように、生成されたオプジェクトコード(の. Out*)504(図5)を、ホストプロセッサ(バソコンやワークステーション等)上で実行することで、ライプラリ内で記述されたターゲットプロセッサの機能(演算、割り込み等)や実行サイクル数カウント機能もホストプロセッサ上で実現でき、ターゲットプロセッサ向けに開発したソフトウエア(アセンプラレベルも含む)のシミュレーションが可能となる。

[0144]

また、このシミュレータは、コンパイラ型であり、実行前にコンパイルするため、実行時に実行命令の解読処理などが必要なく、従来のインタブリタ型シミュレータ上でのシミュレータに対して、高速なシミュレーションが可能となる。

[0145]

以上のように、本形態によれば、アセンプラレベルでのコード最適化(コードサイズ削減や実行時間の高速化等)を含めたソフトウエアを全てC言語等の高級言語で開発し、開発したソフトウエアをホストプロセッサ上でコンパイル、実行でき、従来のシミュレータによるシミュレーションが可能となる。

20

30

[0146]

また、ライプラリ記述部で使用している変数(トロ〜ト3)と、それ以外の部分で使用している変数(の〜ん)の対応付けに対応することにより、ライプラリ記述部と汎用記述部において、テータの整合性を担保できる。

[0147]

また、ライプラリ内にターゲットプロセッサの割り込み機能を備え、かつシミュレーション実行時に、この機能を使用するかどうか選択可能とすることで、割り込み機能が必要な場合、当該機能を使用したシミュレーションを行い、逆に、割り込み機能が不要な場合、当該機能を使用せず高速なシミュレーションを行える。

[0148]

また、ライプラリ内で用意したサイクル数カウント変数countを、例えばシミュレーション終了時にC言語にあける標準出力関数Printf等で表示させたりすることで、シミュレーション実行時のターゲットプロセッサのアセンプラ命令の実行サイクル数を参照可能となる。

[0149]

【発明の効果】

本発明のソフトウエア開発環境によれば、アセンプラレベルでのコード最適化を、生成するアセンプラコードにそのまま反映できる。

[0150]

また、本発明のシミュレータによれば、従来のシミュレータによるシミュレーションより 20 も、高速なシミュレーションを行える。

[0151]

また、ライプラリ記述部と汎用記述部の、変数の対応付けに対応して、これらの間における、データの整合性を担保できる。

[0152]

また、ターゲットプロセッサの割り込み機能を備え、割り込み機能のオン/オフに対応して、割り込み機能が必要な場合は当該機能を使用したシミュレーションを行い、割り込み機能が不要なシミュレーションの場合は高速なシミュレーションを行える。

[0153]

また、シミュレーション実行時のターゲットプロセッサのアセンプラ命令の実行サイクル 30 数を参照できる。

【図面の簡単な説明】

【図1】(a)本発明の実施の形態1で取り上げるターケットプロセッサのプロック図(b) 同ターケットプロセッサ上で実行可能なアセンプラレベルの命令及びその機能を示す説明図

【図2】図1のターケットプロセッサに対応するライブラリをC言語で記述した例示図

【図3】本発明の実施の形態1におけるソースコードの例示図

【図4】本発明の実施の形態1におけるソフトウエア開発環境の機能プロック図

【図5】本発明の実施の形態2におけるシミュレータの機能プロック図

【図6】本発明の実施の形態3におけるシミュレータの機能プロック図

【図7】本発明の実施の形態3で取り上げるターケットプロセッサのプロック図

【図8】図6のライプラリ全文をC言語で記述した例示図

【図9】図6のアセンプラコード変換部の内部を示す詳細図

【図10】同データ接続用コード生成部のフローチャート

【図11】(の)従来のソースコードの例示図

(b) 従来のソースコード及びアセンプラコードの例示図

【符号の説明】

201.501 ライプラリ

301 ソースコード

401 前处理部


50


40

4 0 3 専用トランスレータ 4 0 4 、 9 0 6 コンパイラ

503、509 オプジェクトコード変換部

507 アセンプラコード変換部





(ъ)

命令	MOA	add	sub
化进移式	mov src.dst	add sec. dst	sub src. dst
祖惟	dstsrc	dst-src+dst	dstsrc-dst
備考	srcは[r0, r1, r2, r3]中から選択 dstは[r0, r1, r2, r3]中から選択		


【図2】


```
201
                               lib.h
/* レジスタ機能を実現する変数の定義 */
short r0,r1,r2,r3:
/* アセンブラ命令の複数を実現する関数の定義 */
/* BOV命令 */
void mov(short arc, short +dat) !
/* 医送免理 */
=dat=arc:
/* add命令 */
void add(short src, short *dst) |
int tro:
/* 加算楚理 ·/
tmp=(int)src+(int) =dst:
/* MAXM [ N是理 ef
if (tmp>{int) 0x00007FFF) {
  *dst-(short) 0x7FFF:
else if (tmp((int) 0xFFFFB000) [
  odst=(short) 0x8000:
c1&c{
  *dst=(short) two:
/* subф令 +/
void sub(short arc, short =dst) [
int trap:
/* 装算起理 +/
tmp=(int)src-(int)+dst:
/* MAXMIN规理 +/
if (tmp) (int) 0x00007FFF) {
adst=(short) 0x7FFF;
else if (tmp((int)0xFFFF8000))
  *dst=(short)0x2000:
 *dst=(short)trp:
```

(18)


JP 2004 13190 A 2004. 1. 15

【図3】





[**2** 5] 301 906 502 503 504 アセンブラ オブジェクト ソースコード コンパイラ オブジェクト コード コード コード 変換部 参照 ライフラリ



DEST. AVAILABLE COPY

(19)

JP 2004 13190 A 2004. 1. 15

